2025年4月22-24日
上海世博展览馆

半导体封测展|浅谈半导体制造之封装测试

半导体制造一般需要三个大步骤:①从沙子到硅片;②从硅片到晶圆;③从晶圆到芯片。封装测试是半导体制造中的最后一个环节,已经从原来的芯片生产配套产业迅速发展成了一个独立完整的产业。接下来我们就跟随半导体封测展小编来了解一下封装工艺。

半导体封测展解读封装目的

1.保护芯片:防止外力、水、杂质或化学物等外部环境对芯片的破坏。

2.电气互联:芯片工作的本质就是电信号的传递,给哪些电子元器件该分配什么样的电压和电流,是芯片决定的,而这些电信号应该按照怎样的线路进行正确的传递,就是在封装这一步实现的。

3.散热功能:在芯片制造过程中,功耗是一个非常重要的指标,也就是芯片工作时本身消耗的电能,这些电能会产生热量,所以不仅在芯片制造时要考虑功耗,在封装时也需要考虑散热问题,工作环境温度太高会损坏电子器件。

半导体封测展解读先进封装

封装的类型有很多种,根据技术先进性,封装技术可分为:传统封装技术、先进封装技术。传统封装技术有DIP、SOP、QFP、BGA 等;先进封装技术包含FC、WLP、FO、2.5D,3D,Chiplet(小芯片封装)等。随着芯片制程不断缩小,芯片功能越来越复杂,先进封装是未来封装技术的发展方向和突破点,以下简单介绍几种先进封装技术。

1.2.5D和3D封装

2.5D和3D封装是相对平面2D封装来分类的,2D封装是所有芯片都在一个平面上,2.5D和3D封装出现了芯片堆叠的技术。

2.5D封装是CPU/GPU/SoC逻辑芯片和DRAM(存储芯片)并排封装,DRAM(存储芯片)向上堆叠封装。3D封装是指将CPU/GPU/SoC逻辑芯片与DRAM(存储芯片)一起堆叠并在垂直方向上连接整合,一般采用TSV(硅通孔)技术进行芯片间的互联。所以,2.5D和3D封装的区别就在于逻辑芯片是否和存储芯片进行堆叠。

2、SiP和SoC

SiP(System in Package)为系统级封装,是将不同功能的“多颗芯片”,包括AP处理器,DRAM存储器等芯片集成在一个封装内,可以是并排的也可以是叠加的,从而实现一个基本完整的功能系统,芯片的种类不同,制程一般也是不同的。像2.5D和3D封装都属于SiP级封装。SiP是从封装角度出发的,是在封装时体现的。

SoC(System on Chip)是将一个系统集成在“一颗芯片”上,这颗芯片上集成了不同功能的芯片,比如:CPU/GPU/DRAM/基带芯片等,这个过程是发生晶圆制造的过程中,一颗芯片只有一种制程,比如:这颗芯片如果是7nm制程,则CPU/GPU/基带等都是7nm。SoC是从设计角度出发的,发生在晶圆制造过程中。

3、Chiplet

Chiplet属于SiP的一种,是IP级的芯片封装,IP可以理解为“小功能的模块化”。比如一个CPU(计算功能,这是一个大功能)拆成n个IP(小功能),然后以IP为单元进行SiP封装。

大家经常会把SoC和Chiplet进行对比, Chiplet主要的区别是:①工艺环节不一样:Chiplet在封装环节,SoC在制造环节;②制程不同:Chiplet可以把不同制程的IP混合封装在一起,一般CPU采用的制程更小,I/O接口采用的制程大,而SoC因为制作在同一个晶粒上,所有功能都需要采用同样的制程,提高了制造的成本和工艺难度。

半导体封测展小编觉得,随着芯片中晶体管密度越来越高,芯片制造的工艺也越来越难,无限逼近于材料的物理极限,所以先进封装成为继续提高芯片性能、降低成本的一个突破口,未来发展可期。