半导体CMP核心材料的国产化情况

2020年12月17日

今天,中国电子展来为大家介绍下半导体CMP核心材料的国产化情况。

 

平坦化要求日趋复杂,CMP为集成电路制造关键制程

 

CMP 全称为 Chemical Mechanical Polishing,即化学机械抛光,是普通抛光技术的高端升级版本。集成电路制造过程好比建房子,每搭建一层楼层都需要让楼层足够水平齐整,才能在其上方继续搭建另一层楼,否则楼面就会高低不平,影响整体可靠性,而这个使楼层整体平整的技术在集成电路中制造中用的就是化学机械抛光技术。

 

CMP 是通过纳米级粒子的物理研磨作用与抛光液的化学腐蚀作用的有机结合,对集成电路器件表面进行平滑处理,并使之高度平整的工艺技术。当前集成电路中主要是通过 CMP 工艺,对晶圆表面进行精度打磨,并可到达全局平整落差 100A°~1000A°(相当于原子级 10~100nm)超高平整度。

 

而未经平坦化处理,晶片起伏随着层数增多变得更为明显,同层金属薄膜由于厚度不均导致电阻值不同,引起电子迁移造成电路短路。起伏不平的晶片表面还会使得光刻时无法准确对焦,导致线宽控制失效,严重限制了布线层数,降低集成电路的使用性能。

 

摩尔定律下,代工制程节点不断缩小,布线层数持续增加,CMP 成为关键制程。1991 年 IBM 公司成功地将 CMP 技术应用到动态随机存储器的生产以来,随着半导体工业踏着摩尔定律的节奏快速发展,芯片的特征尺寸持续缩小,已发展至 5~7nm。CMP 已成功用于集成电路中的半导体晶圆表面的平面化。根据不同工艺制程和技术节点的要求,每一片晶圆在生产过程中都会经历几道甚至几十道的CMP 抛光工艺步骤。

 

随着特征尺寸的缩小,以及布线层数增长,对晶圆平坦化精度要求不断增高,普通的化学抛光和机械抛光难以满足在当前集成电路 nm 级的精度要求,特别是目前对于 0.35um 制程及以下的器件必须进行全局平坦化,CMP 技术能够全局平坦化、去除表面缺陷、改善金属台阶覆盖及其相关可靠性,从而成为目前有效的抛光工艺。

 

CMP 主要运用在在单晶硅片抛光及多层布线金属互连结构工艺中的层间平坦化。集成电路制造需要在单晶硅片上执行一系列的物理和化学操作,同时随着器件特征尺寸的缩小,需要更多的生产工序,其中 90nm 以下的制程生产工艺均在 400 个工序以上。就抛光工艺而言,不同制程的产品需要不同的抛光流程,28nm制程需要12~13次CMP,进入10nm制程后CMP次数将翻倍,达到25~30次。

 

 

来源:

国信证券:《科技创新大时代,半导体 CMP 核 心材料迎来国产化加速期》

兴业证券:《抛光液龙头,半导体材料国产替代确定标的》

中信建投:《半导体材料系列报告(3)抛光液/垫:CMP 工艺关键耗材》