今天就由电子制造展小编将为你解读更多行业新趋势。

设计一个大规模芯片/系统集成的最佳路径是什么？这是一个大家都关心的好问题。

Cerebras 通过其wafer scale engine 2 ( WSE-2 )为行业设定了一个高标准：它拥有 2.6 万亿个晶体管，包括 850,000 个内核，这个成就是他们采用台积电的 7 纳米工艺在大约 8 英寸 x 8 英寸的硅片上成就的。

达成这写目标的另一种不同的方法是使用chiplet技术，然后使用无源硅互连技术将各种“设备”安装到单个硅片上。加州大学洛杉矶分校和伊利诺伊大学厄巴纳-香槟分校的研究人员最近发表的一篇新论文称，这种方法更灵活，可以扩展，并提供显著的成本优势。

根据最近的一篇论文，该团队的研究人员团队已经在设计并正在制作拥有2048个chiplet和14336个核心的晶圆级处理器原型，在这篇 论文 中，他们还很好地展示了chiplet的 方法的优势和挑战。

“据我们所知，这是有史以来最大的基于小芯片组装的系统。就活动区域而言，我们的原型系统比 Nvidia/AMD 等公司的基于小芯片的系统大 10 倍左右，比 Nvidia 的 64 小芯片 Simba（研究）系统大 100 倍左右，”研究人员在论文中写道。

他们表示，“图形处理、数据分析和机器学习等高度并行工作负载的激增正在推动对具有大量处理核心、广泛内存容量和高内存带宽的大规模并行高性能系统的需求。”

到目前为止，使用传统的封装外通信链路连接的离散封装处理器的异构架构已成为处理新工作负载的主要解决方案。此外，还有大量针对这些工作负载的新芯片和系统，Cerebras 的 WSE-2 就是一个例子。

研究人员认为，单片晶圆级“芯片无法集成来自异构技术（如 DRAM 或其他密集存储技术）的组件。此外，为了获得良好的产量，需要在晶圆级芯片上保留冗余内核和网络链接。

因此他们指出，小芯片策略应该能够克服其中的一些限制：
“构建晶圆级系统的一种竞争方法是在晶圆级互连基板上集成预先测试过的已知良好的小芯片（在这项工作中，我们将未封装的裸芯片/小芯片称为小芯片）。硅互连结构 (Silicon interconnect Fabric ：Si-IF) 是一种候选技术，它使我们能够在高密度互连晶片上紧密集成许多小芯片。Si-IF 技术提供基于细间距铜柱（10μm 间距）的 I/O，其密度至少是基于中介层的系统中使用的传统 μ-bumps的 16 倍，以及~100μm 的小芯片间距。因此，它为小芯片间互连提供了全局的片上布线特性。此外，在基于小芯片的晶圆级系统中，小芯片可以采用异构技术制造，并有可能提供更好的性价比权衡。

在那篇论文中，研究团队详细介绍了针对整体架构、计算小芯片、内存小芯片和所选晶圆级基板的解决方案方法和具体考虑因素。还详细检查了网络、配电和测试基础设施。该团队还通过在 FPGA 平台上模拟缩小尺寸的多块系统来验证系统设计和架构。“我们能够成功地在这个系统上运行各种工作负载，包括图应用程序，例如广度优先搜索 ( breadth-first search ：BFS)、单源最短路径 ( single-source shortest path ：SSSP) 等。

以上便是电子制造展小编为大家整理的相关内容，如果大家对这方面比较感兴趣，可以到电子制造展参观交流。2022年4月20-22日电子制造展将于上海世博展览馆隆重开幕，届时，全球领先的700个电子制造专用设备供应商及品牌参展将空降上海，展示覆盖PCBA制程、3C自动化专用设备及技术解决方案，诚邀您莅临参观，为您解读更多行业发展新趋势。

来源：半导体行业观察